PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-216495

(43) Date of publication of application: 02.08.2002

(51)Int.Cl.

611C 29/00 601R 31/28

(21)Application number: 2001-010249

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

18.01.2001

(72)Inventor:

OKAMOTO SHINYA


FUKUSHIMA YASUHIKO

(54) METHOD, RECORDING MEDIUM AND APPARATUS FOR REDUNDANCY RELIEVING ANALYSIS FOR MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method, a recording medium and an apparatus for redundancy relieving analysis for a memory device which actualize redundancy relieving analysis method for the memory device in which a plurality of redundancy relieving analyzing rules exist.

SOLUTION: A redundancy relieving analyzing method for a memory device in which a plurality of redundancy relieving analyzing rules exist can be actualized by merging a plurality of relieving codes corresponding to each rule obtained by application of a plurality of redundancy relieving analyzing rules to one code finally. Or the redundancy relieving analyzing method for the memory device in which the plurality of redundancy relieving analyzing rules exist can be actualized by appending the plurality of relieving codes corresponding to each rule obtained by application of the redundancy relieving analyzing rules to one code after each analysis determination execution.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開 2002 — 216495

(P2002-216495A) (43)公開日 平成14年8月2日(2002.8.2)

		•				
(51) Int. Cl. ⁷	識別記号	FΙ			テーマコート。	(参考)
G11C 29/00	655	G11C 29/00	655	S	2G032	
GO1R 31/28		G01R 31/28		В	5L106	

審査請求 未請求 請求項の数9 OL (全6頁)


(21)出願番号	特願2001-10249(P2001-10249)	(71)出願人 000006013
	<u>.</u>	三菱電機株式会社
(22)出願日	平成13年1月18日(2001.1.18)	東京都千代田区丸の内二丁目2番3号
		(72)発明者 岡本 信哉
		東京都千代田区丸の内二丁目2番3号 三
	•	菱電機株式会社内
		(72)発明者 福島 康彦
		東京都千代田区丸の内二丁目2番3号 三
		菱電機株式会社内
	•	(74)代理人 100082175
		弁理士 高田 守 (外3名)
	•	Fターム(参考) 2G032 AA07 AB01 AL00
		5L106 DD25
		22100 2236
	· · · · · · · · · · · · · · · · · · ·	

(54) 【発明の名称】メモリデバイス冗長救済解析方法、記録媒体および装置

(57)【要約】

【課題】 冗長救済解析ルールが複数存在するメモリデバイスに対する冗長救済解析方法を可能とするメモリデバイス冗長救済解析方法、記録媒体および装置を提供する。

【解決手段】 複数の冗長救済解析ルールの適用で得られた各々のルールに対応した複数の救済コードを最終的に一つのコードにマージする処理を行うことにより、冗長救済解析ルールが複数存在するメモリデバイスに対する冗長救済解析方法を可能とするメモリデバイス冗長救済解析方法、記録媒体および装置を提供することができる。あるいは、複数の冗長救済解析ルールの適用で得られた各々のルールに対応した複数の救済コードを、各解析判定実施後に一つのコードにアペンド処理を行うことによっても、冗長救済解析ルールが複数存在するメモリデバイスに対する冗長救済解析方法を可能とするメモリデバイス冗長救済解析方法、記録媒体および装置を提供することができる。



20

40

【特許請求の範囲】

【請求項1】 不良メモリを救済する冗長救済解析ルールを各別に備えた複数のメモリデバイスに対して冗長救済解析を行うメモリデバイス冗長救済解析方法であって、

1

複数のメモリデバイスの各々に対して冗長解析ルールを 各別に適用するルール適用工程と、

前記ルール適用工程により各別に冗長解析ルールが適用 された結果を1つの結果にまとめる纏め工程とを備えた ことを特徴とするメモリデバイス冗長救済解析方法。

【請求項2】 前記纏め工程は、前記ルール適用工程により各別に冗長解析ルールが適用された結果を、すべてのメモリデバイスに対する冗長救済解析ルールの適用が終了した後にマージして纏めることを特徴とする請求項1記載のメモリデバイス冗長救済解析方法。

【請求項3】 前記纏め工程は、前記ルール適用工程により各別に冗長解析ルールが適用された結果を、メモリデバイスに対する格別の冗長救済解析ルールの適用毎にアペンドして纏めることを特徴とする請求項1記載のメモリデバイス冗長救済解析方法。

【請求項4】 前記メモリデバイスは複数メモリ混載デバイスを含むことを特徴とする請求項1ないし3のいずれかに記載のメモリデバイス冗長救済解析方法。

【請求項5】 請求項1ないし4のいずれかに記載のメモリデバイス冗長救済解析方法を実行するコンピュータが読み出し可能なプログラムを記録した記録媒体。

【請求項6】 不良メモリを救済する冗長救済解析ルールを各別に備えた複数のメモリデバイスに対して冗長救済解析を行うメモリデバイス冗長救済解析装置であって、

複数のメモリデバイスの各々に対して冗長解析ルールを 各別に適用するルール適用手段と、

前記ルール適用手段により各別に冗長解析ルールが適用 された結果を1つの結果にまとめる纏め手段とを備えた ことを特徴とするメモリデバイス冗長救済解析装置。

【請求項7】 前記纏め手段は、前記ルール適用手段により各別に冗長解析ルールが適用された結果を、すべてのメモリデバイスに対する冗長救済解析ルールの適用が終了した後にマージして纏めることを特徴とする請求項6記載のメモリデバイス冗長救済解析装置。

【請求項8】 前記纏め手段は、前記ルール適用手段により各別に冗長解析ルールが適用された結果を、メモリデバイスに対する格別の冗長救済解析ルールの適用毎にアペンドして纏めることを特徴とする請求項6記載のメモリデバイス冗長救済解析装置。

【請求項9】 前記メモリデバイスは複数メモリ混載デバイスを含むことを特徴とする請求項6ないし8のいずれかに記載のメモリデバイス冗長救済解析装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はメモリデバイス冗長 救済解析方法、記録媒体および装置に関し、特に救済解 析ルールが複数あるメモリデバイス(メモリ混載デバイ ス含)の救済解析を可能にするメモリデバイス冗長救済 解析方法、記録媒体および装置に関する。

[0002]

【従来の技術】近年、半導体メモリデバイス(以下、単に「メモリデバイス」という)は多種多様なタイプに亘っており、その冗長救済解析方法も同様に多種多様なタ10 イブに亘ってきている。メモリデバイスの中でも複数メモリ混載デバイスが開発されており、冗長救済解析方法はさらに複雑化してきている。

[0003] 一般に、メモリデバイスでは、通常予めチ ップが持っているスペアセル(冗長メモリセル)で不良 を置換することにより不良チップの救済を行っている。 つまり、メモリデバイスは不良メモリセルを救済するた めのスペアセルを予め有しており、軽微な不良であれば 不良メモリセルを含むブロックをスペアセルと置換して 使用することにより、メモリICとしての完全良品とす る冗長救済処理を行っている。冗長救済解析処理は、ま ずメモリデバイスに対してテストを行うことにより得ら れた不良情報に基づいて冗長救済解析装置で救済可否の 判定が行われる。救済可能と判定された場合、不良メモ リセルのアドレス(以下、「不良アドレス」という)に 対応したヒューズと呼ばれる配線をレーザ光を用いて加 熱溶断 (切断) するレーザトリミング(Laser Trimming : LT)装置でブローするためのヒューズ座標を特定す る必要がある。このため、救済する不良メモリセルの不

済コードと呼ばれるデータに変換している。 【0004】

【発明が解決しようとする課題】上述の冗長救済解析方法は、メモリデバイスに固有の冗長救済解析ルールに基づいて実施されている。従来の冗長救済解析方法は、メモリデバイスをテストするためのテスト・プログラム中の冗長救済解析ルールを1種類しか扱うことができなかったため、2種類以上の冗長救済解析ルールで解析させた場合の救済コードを1チップのコードとして扱うことはできなかった。したがって、複数メモリを搭載し冗長救済解析ルールが2種類以上となる複数メモリ混載デバイスに対する冗長救済解析に対応できないという問題があった。

良アドレス、使用スペアセル等の情報をチップ単位で救

【0005】そこで、本発明の目的は、上記問題を解決するためになされたものであり、冗長救済解析ルールが複数存在するメモリデバイス、特にメモリ混載デバイスに対する冗長救済解析方法を可能とすることができるメモリデバイス冗長救済解析方法、記録媒体および装置を提供することにある。

[0006]

50 【課題を解決するための手段】この発明のメモリデバイ

20

ス冗長救済解析方法は、不良メモリを救済する冗長救済 解析ルールを各別に備えた複数のメモリデバイスに対し て冗長救済解析を行うメモリデバイス冗長救済解析方法 であって、複数のメモリデバイスの各々に対して冗長解 析ルールを各別に適用するルール適用工程と、前記ルー ル適用工程により各別に冗長解析ルールが適用された結 果を1つの結果にまとめる纏め工程とを備えたことを特 徴とするものである。

【0007】ここで、この発明のメモリデバイス冗長救 工程により各別に冗長解析ルールが適用された結果を、 すべてのメモリデバイスに対する冗長救済解析ルールの 適用が終了した後にマージして纏めることができる。

【0008】ここで、この発明のメモリデバイス冗長救 済解析方法において、前記纏め工程は、前記ルール適用 工程により各別に冗長解析ルールが適用された結果を、 メモリデバイスに対する格別の冗長救済解析ルールの適 用毎にアペンドして纏めることができる。

【0009】ここで、この発明のメモリデバイス冗長救 済解析方法において、前記メモリデバイスは複数メモリ 混載デバイスを含むことができる。

【0010】この発明の記録媒体は、本発明のメモリデ バイス冗長救済解析方法を実行するコンピュータが読み 出し可能なプログラムを記録した記録媒体である。

【0011】この発明のメモリデパイス冗長救済解析装 置は、不良メモリを救済する冗長救済解析ルールを各別 に備えた複数のメモリデバイスに対して冗長救済解析を 行うメモリデバイス冗長救済解析装置であって、複数の メモリデバイスの各々に対して冗長解析ルールを各別に 適用するルール適用手段と、前記ルール適用手段により 各別に冗長解析ルールが適用された結果を1つの結果に まとめる纏め手段とを備えたことを特徴とするものであ

【0012】ここで、この発明のメモリデバイス冗長救 済解析装置において、前記纏め手段は、前記ルール適用 手段により各別に冗長解析ルールが適用された結果を、 すべてのメモリデバイスに対する冗長救済解析ルールの 適用が終了した後にマージして纏めることができる。

【0013】ここで、この発明のメモリデバイス冗長救 済解析装置において、前記纏め手段は、前記ルール適用 40 手段により各別に冗長解析ルールが適用された結果を、 メモリデバイスに対する格別の冗長救済解析ルールの適 用毎にアペンドして纏めることができる。

【0014】ここで、この発明のメモリデバイス冗長救 済解析装置において、前記メモリデバイスは複数メモリ 混載デバイスを含むことができる。

[0015]

【発明の実施の形態】以下、各実施の形態について図面 を参照して詳細に説明する。

【0016】実施の形態1. 図1は、本発明の実施の形 50

態1の冗長救済解析ルールが異なる2種類のメモリ(以 下、各々「メモリA」、「メモリB」という)を搭載し たメモリデバイスにおける冗長救済解析方法をフローチ ャートで示す。すなわち、図2は複数の冗長救済解析ル ールに対応したテスト方式を示している。図2の左側は テストを行うテスタ10側のフローチャートであり、右 側は冗長救済解析を行う冗長救済解析装置20側のフロ ーチャートである。

【0017】図1に示されるように、テスタ10側にお 済解析方法において、前記纏め工程は、前記ルール適用 10 いてテストの実施(ステップS14)の前にメモリAの 救済ルールを設定し(ステップS10)、これを冗長救 済解析装置20に対しても設定する (ステップS1 2)。テスタ10側においてメモリAに対するテストを 実施し(ステップS14)、このテスト実施後に不良ア ドレス情報等をFailメモリ(不図示)に取込む。テ スタ10に接続された冗長救済解析装置20側におい て、この不良アドレス情報等に基づき救済可否を判定す る(ステップS16)。救済可能と判断された場合、テ スタ10側において最終テスト後の解析結果でLT装置 に渡す情報として救済コード化を行う(ステップS1 8)。この救済コードは所望の形式でフォーマット化さ れており、テスタ10側または冗長救済解析装置20側 にある別の保存領域に保管しておく(ステップS18、 S20)。ステップS16で救済不可能と判断された場 合は処理を終了する。以上でメモリAの冗長救済解析方 法が終了する。

【0018】次に、メモリBに対しても上述のメモリA に対するテストと同様の処理を行う。すなわち、テスタ 10側において、テストの実施(ステップS26)の前 にメモリBの救済ルールを再設定し(ステップS2 2)、これを冗長救済解析装置20に対しても設定する (ステップS24)。テスタ10側において、メモリB に対するテストを実施し(ステップS26)、このテス ト実施後に不良アドレス情報等をFailメモリ(不図 示) に取込む。テスタ10に接続された冗長救済解析装 置20側において、この不良アドレス情報等に基づき救 済可否を判定する(ステップS28)。救済可能と判断 された場合、テスタ10側において最終テスト後の解析 結果でLT装置に渡す情報として救済コード化を行う (ステップS30)。この救済コードは所望の形式でフ ォーマット化されており、テスタ10側または冗長救済

と判断された場合は処理を終了する。以上でメモリBの 冗長救済解析方法が終了する。 【0019】最後に、メモリAとメモリBとに対して得 られた各長救済解析ルール毎の救済コードを一つのコー ドになるようマージ処理を行いステップS34、S3 6)、処理が終了する。本実施の形態1ではメモリAと

メモリBとの2つのメモリを搭載したメモリデバイスを

解析装置20側にある別の保存領域に保管しておく(ス テップS30、S32)。ステップS28で救済不可能

40

例に説明したが、これはあくまでも例示であって3つ以 上のメモリが搭載されている場合であっても本発明の冗 長救済解析方法を適用できることはもちろんである。こ の場合、図2に示されるフローチャート中のステップS 30の後に、所望のメモリの数だけステップS10ない しS20と同様の処理を繰り返すことにより実現するこ とができる。

【0020】以上より、実施の形態1によれば、複数の 冗長救済解析ルールの適用で得られた各々のルールに対 応した複数の救済コードを、最終的に一つのコードにマ 10 ージする処理を行うことができる。このため、複数の冗 長救済解析ルールを有するメモリ混載デパイス等に対し ても冗長救済解析を行うことができる。

【0021】実施の形態2. 図2は、本発明の実施の形 態2の冗長救済解析ルールが異なる2種類のメモリを搭 載したメモリデバイスにおける冗長救済解析方法をフロ ーチャートで示す。すなわち、図2は複数の冗長救済解 析ルールに対応したテスト方式を示している。図2の左 側はテストを行うテスタ10側のフローチャートであ り、右側は冗長救済解析を行う冗長救済解析装置20側 のフローチャートである。上述の実施の形態1では、メ モリAとメモリBとの救済ルール毎にコード化を行い、 最後に得られた各救済コードをマージするものであった が、本実施の形態2ではメモリAの冗長救済解析ルール の解析結果から得られる救済コードの最終行に、メモリ Bの2つのテストの冗長救済解析ルールで解析から得ら れる救済コードを順次アペンドしていく方法を用いてい

【0022】図2に示されるように、テスタ10側にお いて、テストの実施(ステップS14)の前にメモリA 30 の救済ルールを設定し(ステップS10)、これを冗長 救済解析装置20に対しても設定する(ステップS1 2)。テスタ10側において、メモリAに対するテスト を実施し(ステップS14)、このテスト実施後に不良 アドレス情報等をFai」メモリ(不図示)に取込む。 テスタ10に接続された冗長救済解析装置20側におい て、この不良アドレス情報等に基づき救済可否を判定す る (ステップS16)。救済可能と判断された場合、テ スタ10側において最終テスト後の解析結果でLT装置 に渡す情報として救済コード化を行う(ステップS1 8)。この救済コードは所望の形式でフォーマット化さ れており、テスタ10側または冗長救済解析装置20側 にある別の保存領域に保管しておく (ステップS18、 S20)。ステップS16で救済不可能と判断された場 合は処理を終了する。以上でメモリAの冗長救済解析方 法が終了する。

【0023】次に、メモリBに対しても上述のメモリA に対するテストと同様の処理を行う。すなわち、テスタ 10側においてテスト1の実施(ステップS27)の前 にメモリBの救済ルールを再設定し(ステップS2

2)、これを冗長救済解析装置20に対しても設定する (ステップS24)。テスタ10側において、メモリB に対するテスト1を実施し(ステップS27)、このテ スト1の実施後に不良アドレス情報等をFailメモリ (不図示) に取込む。テスタ10に接続された冗長救済 解析装置20側において、この不良アドレス情報等に基 づき救済可否を判定する(ステップS28)。救済可能 と判断された場合、テスタ10側において救済コード化 を行う(ステップS30)。この救済コードは所望の形 式でフォーマット化されており、テスタ10側または冗 長救済解析装置20側にある別の保存領域に保管してお く (ステップS30、S32)。次に、メモリAの冗長 救済解析ルールの適用によりステップS18で得られた 救済コードの最終行に、ステップS30で得られた救済 コードをアペンドして1つの救済コードとする(ステッ プS100)。冗長救済解析装置20側でも同様にステ ップS20で得られた救済コードの最終行に、ステップ S32で得られた救済コードをアペンドして1つの救済 コードとする(ステップS110)。ステップS28で 救済不可能と判断された場合は処理を終了する。以上で 20 メモリBのテスト1の冗長救済解析方法が終了する。

【0024】続いて、テスタ10側においてメモリBに 対するテスト2を実施し(ステップS120)、このテ スト2の実施後に不良アドレス情報等をFailメモリ (不図示) に取込む。テスタ10に接続された冗長救済 解析装置20側において、この不良アドレス情報等に基 づき救済可否を判定する(ステップS128)。救済可 能と判断された場合、テスタ10側において救済コード 化を行う(ステップS130)。この救済コードは所望 の形式でフォーマット化されており、テスタ10側また は冗長救済解析装置20側にある別の保存領域に保管し ておく(ステップS130、S132)。次に、ステッ プS100でアペンドされた救済コードの最終行に、ス テップS130で得られた救済コードをアペンドして1 つの救済コードとする(ステップS134)。冗長救済 解析装置20側でも同様にステップS110で得られた 救済コードの最終行に、ステップS132で得られた救 済コードをアペンドして1つの救済コードとする(ステ ップS136)。ステップS128で救済不可能と判断 された場合は処理を終了する。以上でメモリBのテスト 2の冗長救済解析方法が終了する。

【0025】本実施の形態2ではメモリAとメモリBと の2つのメモリを搭載したメモリデバイスを例に説明し たが、これはあくまでも例示であって3つ以上のメモリ が搭載されている場合であっても本発明の冗長救済解析 方法を適用できることはもちろんである。この場合、図 2に示されるフローチャート中のステップS134の後 に、所望のメモリの数だけステップS22ないしS10 0と同様の処理を繰り返すことにより実現することがで 50 きる。

【0026】以上より、実施の形態2によれば、複数の 冗長救済解析ルールの適用で得られた各々のルールに対 応した複数の救済コードを、各解析判定実施後に一つの コードにアペンド処理を行うことができる。このため、 複数の冗長救済解析ルールを有するメモリ混載デバイス 等に対しても冗長救済解析を行うことができる。すなわ ち実施の形態1とは異なり、救済コードのマージ処理を 不要とすることができる。

【0027】上述した各実施の形態の機能を実現するコンピュータ・プログラムを記録した記録媒体を本発明の冗長救済解析装置に供給し、その冗長救済解析装置のコンピュータ(不図示)が記録媒体に格納されたコンピュータ・プログラムを読み取り実行することによっても、本発明の目的が達成されることは言うまでもない。この場合、記録媒体から読み取られたコンピュータ・プログラム自体が本発明の冗長救済解析装置の新規な機能を実現することになり、そのコンピュータ・プログラムを記録した記録媒体は本発明を構成することになる。コンピュータ・プログラムを記録した記録媒体としては、例えば、CD-ROM、フロッピー(登録商標)ディスク、ハードディスク、ROM、メモリカード、光ディスク等を用いることができる。

[0028]

【発明の効果】以上説明したように、本発明のメモリデ

バイス冗長救済解析方法、記録媒体および装置によれば、複数の冗長救済解析ルールの適用で得られた各々のルールに対応した複数の救済コードを最終的に一つのコードにマージする処理を行うことにより、冗長救済解析ルールが複数存在するメモリデバイスに対する冗長救済解析方法を可能とするメモリデバイス冗長救済解析方法、記録媒体および装置を提供することができる。

【図面の簡単な説明】


【図1】 本発明の実施の形態1の冗長救済解析ルール が異なる2種類のメモリを搭載したメモリデバイスにお ける冗長救済解析方法を示すフローチャートである。

【図2】 本発明の実施の形態2の冗長救済解析ルール 20 が異なる2種類のメモリを搭載したメモリデバイスにお ける冗長救済解析方法を示すフローチャートである。

【符号の説明】

10 テスタ、 20 冗長救済解析装置

【図1】



【図2】

